ⓘ Intel
Processeur Intel Panther Lake. Un démontage permet d’examiner en détail le nœud 18A d’Intel ainsi que les nouvelles technologies RibbonFET et PowerVia.
SemiAnalysis a décortiqué le Panther Lake d’Intel, montrant comment le procédé 18A de l’entreprise combine des transistors RibbonFET de type « gate-all-around » avec une alimentation électrique par la face arrière via la technologie PowerVia. L’analyse révèle que le procédé 18A offre une densité logique similaire à celle du N3E de TSMC, mais ne confère pas encore à Intel un avantage manufacturier clair par rapport aux nœuds plus récents de TSMC.
SemiAnalysis a examiné en détail le processeur Core Ultra 7 365 (Panther Lake) d’Intel, offrant ainsi un premier aperçu indépendant de la composition interne des puces et de la technologie de fabrication de puces la plus avancée d’Intel à ce jour. Cette analyse se concentre sur le procédé 18A d’Intel, notamment sa nouvelle conception de transistors et son système d’alimentation par la face arrière — deux technologies que l’entreprise considère comme essentielles à son retour en force dans le domaine de la fabrication.
Une vue d’ensemble du processeur Panther Lake. La conception associe des modules distincts dédiés au calcul, aux graphismes et aux E/S.
La principale conclusion est qu’Intel a réussi à intégrer ces deux technologies dans une puce grand public. Cependant, l’analyse de la puce suggère également que le procédé 18A est à peu près équivalent au N3E de TSMC en termes de densité logique. Les noms « 18A » et « N3E » ne doivent toutefois pas être interprétés comme des dimensions physiques littérales de 1,8 et 3 nm respectivement : il s’agit de désignations de nœuds plutôt que de mesures directement comparables.
Évolution de la conception des transistors : les transistors planaires ont cédé la place aux FinFET, tandis que les RibbonFET utilisent une structure GAA pour améliorer le contrôle du courant et limiter les fuites.
Panther Lake est le premier processeur grand public d’Intel à utiliser des transistors RibbonFET, la version propre à l’entreprise de la technologie « gate-all-around » (GAA). Plutôt que de faire passer le courant à travers les « ailettes » verticales étroites utilisées dans les anciennes conceptions FinFET, la technologie RibbonFET utilise quatre couches de silicium horizontales empilées. La grille du transistor entoure chaque feuille, ce qui permet à Intel de contrôler plus précisément le courant électrique circulant à travers le transistor et contribue à réduire les fuites.
PowerVia déplace l’alimentation électrique vers l’arrière de la puce, libérant ainsi le câblage de la face avant pour les signaux de données.
L’autre changement majeur concerne PowerVia, la mise en œuvre par Intel d’un système d’alimentation par la face arrière. Dans un processeur classique, les signaux d’alimentation et de données circulent à travers les couches de câblage métalliques situées au-dessus des transistors. PowerVia déplace une grande partie du réseau d’alimentation vers l’autre face de la puce, sous la couche de transistors. Cela libère le câblage de la face avant pour les signaux et permet des chemins d’alimentation plus courts et plus larges, ce qui peut réduire la résistance électrique et améliorer la stabilité de la tension pour les blocs les plus exigeants de la puce.
L’une des conclusions les plus intéressantes de ce démontage concerne la densité des transistors, ce qui nous donne une vision plus nuancée de la position concurrentielle du 18A. SemiAnalysis a mesuré la logique de calcul 18A de Panther Lake et a constaté qu’elle présentait à peu près la même densité que la logique du GPU fabriquée selon le procédé N3E de TSMC. Il s’agit d’un résultat significatif pour Intel, qui, ces dernières années, a pris du retard par rapport aux plus grands fabricants de puces sous contrat en matière de procédés de fabrication avancés. Cependant, SemiAnalysis précise que le 18A ne devance pas les nouveaux nœuds N3P et N2 de TSMC, ni le SF2 de Samsung, en termes de densité maximale.
Ce point est important, car la densité des transistors reste l’un des indicateurs les plus clairs du potentiel d’un nœud de fabrication en termes de coûts et d’avantages liés à la miniaturisation. L’approche d’Intel peut certes encore offrir des avantages en matière d’alimentation électrique, de flexibilité de routage et de performances, mais elle ne se traduit pas automatiquement par une surface logique aussi réduite que possible.
Une coupe transversale de Panther Lake montrant des tuiles de calcul et des tuiles GPU montées sur un interposeur en silicium.
L’analyse montre également comment Intel utilise les « chiplets » et des techniques d’encapsulation avancées pour combiner différentes technologies de fabrication au sein d’un même produit. Le processeur associe des modules distincts de calcul, de GPU et d’E/S sur une base en silicium passive grâce à la technologie d’encapsulation Foveros-S. Le module de calcul est fabriqué selon le procédé Intel 18A, tandis que le GPU se décline en deux versions : un module Xe3 à quatre cœurs produit selon le procédé Intel 3, et une version plus grande à 12 cœurs fabriquée par TSMC selon le procédé N3E. Les modules d’E/S sont également fabriqués par TSMC, selon son ancien procédé N6.
Le module de calcul 18A Panther Lake d’Intel, doté de cœurs de processeur, d’un cache et d’interfaces mémoire.Le cœur Cougar Cove de Panther Lake offre davantage de mémoire cache de niveau 2 tout en conservant une taille proche de celle du cœur Lion Cove de Lunar Lake.
SemiAnalysis a également constaté des changements notables au sein du module de calcul. Le démontage indique que l’architecture du processeur Panther Lake constitue une évolution plutôt qu’une refonte complète. Son cœur de performance « Cougar Cove » conserve une surface proche de celle du cœur « Lion Cove » utilisé dans la génération précédente, Lunar Lake, même si la capacité du cache L2 passe de 2,5 Mo à 3 Mo par cœur. SemiAnalysis estime que Cougar Cove intègre 20 % de cache L2 en plus dans une surface de cœur de taille similaire. Parallèlement, le cluster de quatre cœurs E « Darkmont LP » est environ 5 % plus petit que son prédécesseur.
Le NPU 5 d’Intel est plus petit que le NPU 4 de Lunar Lake tout en conservant le même débit INT8.
Cette analyse technique met également en évidence une refonte de l’accélérateur d’IA d’Intel axée sur l’efficacité. Le NPU 5 de Panther Lake occuperait 36,9 % de surface en moins que le NPU 4 de Lunar Lake, tout en conservant le même nombre global d’opérations MAC en INT8. Intel a regroupé le traitement dans un nombre réduit de moteurs de calcul neuronal plus puissants et a réduit le nombre de mémoires temporaires et de DSP SHAVE de 12 à six. Le NPU 5 ajoute également la prise en charge native du format FP8, un format de données à précision réduite de plus en plus utilisé pour l’inférence IA.
Cœurs GPU Intel Xe3 dans Panther Lake. Un cœur unique de la tuile GT1 basée sur Intel 3 est environ 55 % plus grand que celui de la tuile GT2 basée sur N3E.
Le GPU offre une autre comparaison intéressante. Un cœur Xe3 dans la tuile GT1 basée sur Intel 3 est environ 55 % plus grand que celui de la tuile GT2 à 12 cœurs basée sur N3E. En termes simples, le procédé d’Intel permet de fabriquer ce GPU, mais le N3E de TSMC permet à Intel d’intégrer nettement plus de matériel graphique sur une même surface de silicium.
Le rapport de SemiAnalysis ne présente pas Panther Lake comme la preuve qu’Intel a déjà retrouvé une avance décisive en matière de procédé. Il montre plutôt une entreprise qui a réalisé une avancée technique importante : elle a intégré de nouvelles méthodes de fabrication des transistors et d’alimentation électrique dans une puce destinée aux PC grand public. Mais le procédé 18A doit encore prouver qu’il peut conférer à Intel un avantage durable sur TSMC en termes de performances, d’efficacité et de coûts de fabrication.
Translator: Ninh Ngoc Duy – Translation Sections Manager – 858153 articles published on Notebookcheck since 2008