NEWS
Hot Chips 2026
Crescent Island soll Intel wieder in die Erfolgspur führen
Auf der Hot-Chips-Konferenz 2026 hat Intel detaillierte technische Informationen zu seiner kommenden KI-Beschleuniger-GPU mit dem Codenamen «Crescent Island» veröffentlicht. Der Chip basiert auf einer als Xe3P bezeichneten Architektur-Variante und ist laut Intel für Inferenz-Workloads in Rechenzentren ausgelegt. Intel hatte den Chip bereits im Oktober 2025 erstmals angekündigt, weitere Details folgten im Juni 2026 auf der Computex. Die auf Hot Chips gezeigten Folien liefern nun einen tieferen Einblick in den internen Aufbau.
Grundbaustein der Architektur ist die sogenannte «Compute Slice»: Dieser fasst acht Xe-Cores zusammen, von denen jeder mehrere XVE-Einheiten (Xe Vector Engine) und XMX-Einheiten (Matrix-Engines für KI-Berechnungen) sowie einen eigenen Load/Store-Bereich und L1-Cache beseitzt.
Der vollständige Crescent-Island-Chip setzt sich aus vier solcher Compute Slices zusammen – zwei oberhalb und zwei unterhalb eines zentralen Speicherblocks aus Memory Fabric und L2-Cache. Alle Slices werden über einen «Global Dispatch» genannten zentralen Verteiler angesteuert. In Summe kommt der Chip damit auf 32 Xe-Cores und 256 XMX-Engines – rechnerisch also acht Matrix-Engines pro Xe-Core.
Intel stellte Crescent Island (Xe3p) einer Übersicht zufolge den vorangegangenen Xe-Generationen gegenüber: Xe2 (Codename Battlemage, verbaut in den Arc-B-Grafikkarten) und Xe3 (Codename Panther Lake, als integrierte Client-GPU). Die wichtigsten Unterschiede laut der gezeigten Folie:
Für Xe3P listet Intel zusätzlich Funktionen wie «Same Address Multi-Queue», Hardware-Unterstützung für die Aktivierungsfunktionen Sigmoid und Tanh sowie allgemeine Verbesserungen bei transzendenten Funktionen und Fehlerbehandlung. Bei Xe3 werden separat eine variable Registerzuteilung pro Thread (VRT) sowie ein verbessertes Thread-Dispatching und Preemption genannt.
Eine weitere Folie zeigt den groben Die-Aufbau des Crescent-Island-SoC. Intel hebt fünf Kernelemente hervor:
32 Xe-Cores als Rechenleistung für KI-Inferenz, von Intel als „High-FLOP Compute Behind Every Reasoning Step» beworben.32 MB Unified-L2-Cache, den Intel als Bandbreitenpuffer beschreibt, der die Matrix-Engines mit Daten versorgt.LPDDR5x-Speicher mit bis zu 480 GB Kapazität – laut Intel ausgelegt für große KV-Caches bei langen Kontextfenstern und mehreren gleichzeitigen Sitzungen.Media Engine mit vier Decoder- und vier Encoder-Einheiten für komprimierte visuelle Ein- und Ausgabe, etwa für multimodale KI-Agenten.PCIe Gen5 x16 als offene Schnittstelle für Scale-up-Konfigurationen über ein PCIe-Switch-Fabric.
Der gezeigte Die-Plot bestätigt diesen Aufbau: Am oberen und unteren Rand liegen jeweils breite LPDDR5x-PHY-und-Controller-Blöcke, dazwischen drei mit «GPU Slice» beschriftete Blöcke, ein zentraler L2-Cache-Block, zwei Fabric-Bereiche sowie separate Blöcke für Media-Engine, SoC-Logik und ein PCIe-Gen5-Interface am linken Rand.
Crescent Island reiht sich in Intels Bemühen ein, im wachsenden Markt für KI-Rechenzentrumsbeschleuniger gegenüber Nvidia und AMD Boden gutzumachen. Anders als die HBM-basierten Beschleuniger der Konkurrenz setzt Intel bei Crescent Island bewusst auf kostengünstigeren LPDDR5x-Speicher und luftgekühlte Serverdesigns – eine Entscheidung, die laut Unternehmensangaben primär auf Inferenz-Workloads zielt, bei denen Speicherkapazität häufig der limitierende Faktor ist. Erste Kundenmuster sollen in der zweiten Jahreshälfte 2026 verfügbar sein. Konkrete Leistungsdaten zu Durchsatz oder Energieeffizienz hat Intel bislang nicht veröffentlicht.