AMD und Intel spezifizieren KI-Befehlssatz \u201eACE\u201c f\u00fcr x86-Prozessorkerne<\/p>\n
close notice<\/p>\n
\n This article is also available in It was translated with technical assistance and editorially reviewed before publication.\n <\/p>\n \n Don\u2019t show this again.\n<\/p>\n Seit Herbst 2024 kooperieren AMD und Intel in der x86 Ecosystem Advisory Group<\/a>, auch um sich gegen Konkurrenten wie ARM und RISC-V zu st\u00e4rken. Nun ist die gemeinsam erarbeitete Spezifikation f\u00fcr neue x86-Prozessorbefehle erschienen, die die Verarbeitung von KI-Algorithmen beschleunigen sollen: Die AI Compute Extensions, kurz \u201eACE\u201c.<\/p>\n Weiterlesen nach der Anzeige<\/p>\n Bei ACE geht es vor allem um Matrix-Multiplikationen mit KI-Datenformaten f\u00fcr das Inferencing mit quantisierten Gewichten.<\/p>\n Konkurrent ARM hat bereits Scalable Matrix Extensions (SME2)<\/a> spezifiziert, die auf die Scalable Vector Extensions (SVE2)<\/a> aufbauen. SME-Rechenwerke lassen sich auf unterschiedliche Art in ARM-SoCs integieren. Apple baut SME2 seit dem M4 ein, Qualcomm ab dem Snapdragon X2.<\/p>\n Eng mit AVX verkn\u00fcpft<\/p>\n Die AI Compute Extensions (ACE) Specification steht in Version 1.15 auf der Website der x86 Ecosystem Advisory Group<\/a> zum Download bereit. Die Spezifikation beschreibt nur die Befehle, nicht die konkrete Implementierung.<\/p>\n Kommende ACE-Rechenwerke sind eng mit den Advanced Vector Extensions (AVX) gekoppelt und nutzen beispielsweise dieselben Register. Konkret nennt die Spezifikation AVX10<\/a>. Sie erw\u00e4hnt zudem die bisher nur von Intel in aktuellen Xeon-Serverprozessoren eingebauten Advanced Matrix Extensions (AMX)<\/a>.<\/p>\n Prozessoren mit ACE-v1-Rechenwerken m\u00fcssen auch einen bestimmten Teil des Befehlsumfangs von AVX10.2<\/a> beherrschen.<\/p>\n Weiterlesen nach der Anzeige<\/p>\n Viele KI-Datenformate<\/p>\n ACE v1 beschreibt 11 Datenformate, einige in unterschiedlichen Darstellungen. Mit Daten in diesen Formaten m\u00fcssen ACE-Rechenwerke nicht nur rechnen k\u00f6nnen, sondern die Spezifikation legt auch eine F\u00fclle von Formatumwandlungen fest.<\/p>\n Datenformate der AI Compute Extensions ACE v1<\/p>\n Format<\/p>\n Beschreibung<\/p>\n INT8<\/p>\n Ganze Zahlen mit 8 Bit (Integer)<\/p>\n INT32<\/p>\n Ganze Zahlen mit 32 Bit<\/p>\n FP32<\/p>\n Gleitkommazahlen mit 32 Bit laut IEE-754 (SE8M32)<\/p>\n FP16<\/p>\n SE5M10<\/p>\n BF16<\/p>\n SE8M7<\/p>\n E8M0<\/p>\n 8-Bit-Zahl mit vorzeichenlosem Exponent<\/p>\n FP8<\/p>\n nach OCP-Spezifikation (OFP8): E4M3 oder E5M2<\/p>\n MX FP8<\/p>\n Microscaling-Formate (MX) SE5M2 oder SE4M3<\/p>\n MX FP6<\/p>\n SE3M2 oder SE2M3<\/p>\n MX FP4<\/p>\n SE2M1<\/p>\n MX INT8<\/p>\n Bruchformat<\/p>\n NPU-Konkurrenz<\/p>\n Seit 2023 sind x86-Prozessoren mit zus\u00e4tzlich eingebauter Neural Processing Unit (NPU) im Handel. Die verarbeiten bestimmte Datenformate besonders schnell und effizient, sind aber wenig flexibel und belegen relativ viel Chip-Fl\u00e4che.<\/p>\n Microsoft macht seit 2024 eine NPU mit einer Leistung von mindestens 40 Billionen INT8-Operationen pro Sekunde (40 Tops) zur Voraussetzung f\u00fcr das Marketing-Label Copilot+. Mittlerweile weicht Microsoft diese Vorgabe auf<\/a> und erm\u00f6glicht auch GPUs. Mit kommenden ACE-tauglichen Prozessoren d\u00fcrften weitere \u00c4nderungen n\u00f6tig werden.<\/p>\n Nach bisherigen Informationen d\u00fcrften ACE-v1-kompatible x86-Prozessoren fr\u00fchestens 2028 erscheinen. Denn bisher haben weder AMD f\u00fcr Zen 6 noch Intel f\u00fcr Nova Lake ACE erw\u00e4hnt. AMD nennt erst f\u00fcr Zen 7 eine neue \u201eMatrix Engine\u201c, vermutlich ACE-kompatibel.<\/p>\n H\u00f6ren Sie dazu auch:<\/p>\n
\n English<\/a>.<\/p>\n