{"id":1106398,"date":"2026-06-19T15:16:14","date_gmt":"2026-06-19T15:16:14","guid":{"rendered":"https:\/\/www.europesays.com\/de\/1106398\/"},"modified":"2026-06-19T15:16:14","modified_gmt":"2026-06-19T15:16:14","slug":"amd-und-intel-spezifizieren-ki-befehlssatz-ace-fuer-x86-prozessorkerne","status":"publish","type":"post","link":"https:\/\/www.europesays.com\/de\/1106398\/","title":{"rendered":"AMD und Intel spezifizieren KI-Befehlssatz \u201eACE\u201c f\u00fcr x86-Prozessorkerne"},"content":{"rendered":"<ol class=\"a-toc__list\">\n<li class=\"a-toc__item&#10;          &#10;            a-toc__item--counter&#10;          &#10;            a-toc__item--current\">\n<p>              AMD und Intel spezifizieren KI-Befehlssatz \u201eACE\u201c f\u00fcr x86-Prozessorkerne<\/p>\n<\/li>\n<\/ol>\n<p>Seit Herbst 2024 kooperieren AMD und Intel in der <a href=\"https:\/\/www.heise.de\/news\/AMD-und-Intel-verbuenden-sich-gegen-ARM-9982449.html\" rel=\"nofollow noopener\" target=\"_blank\">x86 Ecosystem Advisory Group<\/a>, auch um sich gegen Konkurrenten wie ARM und RISC-V zu st\u00e4rken. Nun ist die gemeinsam erarbeitete Spezifikation f\u00fcr neue x86-Prozessorbefehle erschienen, die die Verarbeitung von KI-Algorithmen beschleunigen sollen: Die AI Compute Extensions, kurz \u201eACE\u201c.<\/p>\n<p>        Weiterlesen nach der Anzeige<\/p>\n<p>Bei ACE geht es vor allem um Matrix-Multiplikationen mit KI-Datenformaten f\u00fcr das Inferencing mit quantisierten Gewichten.<\/p>\n<p>Konkurrent ARM hat bereits <a href=\"https:\/\/www.heise.de\/news\/Lumex-statt-Cortex-ARMs-neue-Kerne-fuer-Smartphones-und-Tablets-10637750.html\" rel=\"nofollow noopener\" target=\"_blank\">Scalable Matrix Extensions (SME2)<\/a> spezifiziert, die auf die <a href=\"https:\/\/www.heise.de\/news\/ARMv9-Neue-Basis-fuer-die-naechsten-Milliarden-Smartphone-Prozessoren-6002997.html\" rel=\"nofollow noopener\" target=\"_blank\">Scalable Vector Extensions (SVE2)<\/a> aufbauen. SME-Rechenwerke lassen sich auf unterschiedliche Art in ARM-SoCs integieren. Apple baut SME2 seit dem M4 ein, Qualcomm ab dem Snapdragon X2.<\/p>\n<p>Eng mit AVX verkn\u00fcpft<\/p>\n<p>Die AI Compute Extensions (ACE) Specification steht in Version 1.15 auf der <a href=\"https:\/\/x86ecosystem.org\/resource\/ai-compute-extensions-ace-specification\/\" rel=\"external noopener nofollow\" target=\"_blank\">Website der x86 Ecosystem Advisory Group<\/a> zum Download bereit. Die Spezifikation beschreibt nur die Befehle, nicht die konkrete Implementierung.<\/p>\n<p>Kommende ACE-Rechenwerke sind eng mit den Advanced Vector Extensions (AVX) gekoppelt und nutzen beispielsweise dieselben Register. Konkret nennt die Spezifikation <a href=\"https:\/\/www.heise.de\/news\/Intel-APX-Effizienter-und-schneller-mit-neuer-x86-Befehlssatzerweiterung-AVX10-9225901.html\" rel=\"nofollow noopener\" target=\"_blank\">AVX10<\/a>. Sie erw\u00e4hnt zudem die bisher nur von Intel in aktuellen Xeon-Serverprozessoren eingebauten <a href=\"https:\/\/www.heise.de\/news\/Intel-AMX-Erste-Informationen-zur-Advanced-Matrix-Extensions-Architecture-4797415.html\" rel=\"nofollow noopener\" target=\"_blank\">Advanced Matrix Extensions (AMX)<\/a>.<\/p>\n<p>Prozessoren mit ACE-v1-Rechenwerken m\u00fcssen auch einen bestimmten Teil des Befehlsumfangs von <a href=\"https:\/\/www.intel.com\/content\/www\/us\/en\/content-details\/828965\/intel-advanced-vector-extensions-10-2-intel-avx10-2-architecture-specification.html\" rel=\"external noopener nofollow\" target=\"_blank\">AVX10.2<\/a> beherrschen.<\/p>\n<p>        Weiterlesen nach der Anzeige<\/p>\n<p>Viele KI-Datenformate<\/p>\n<p>ACE v1 beschreibt 11 Datenformate, einige in unterschiedlichen Darstellungen. Mit Daten in diesen Formaten m\u00fcssen ACE-Rechenwerke nicht nur rechnen k\u00f6nnen, sondern die Spezifikation legt auch eine F\u00fclle von Formatumwandlungen fest.<\/p>\n<tr>\n<td class=\"heise-table-title\" colspan=\"2\" style=\"text-align:left;\">\n                 Datenformate der AI Compute Extensions ACE v1\n              <\/td>\n<\/tr>\n<tr>\n<td class=\"heise-table-subtitle\" style=\"text-align:left;\">\n                 Format\n              <\/td>\n<td class=\"heise-table-subtitle\" style=\"text-align:left;\">\n                 Beschreibung\n              <\/td>\n<\/tr>\n<tr>\n<td style=\"text-align:left;\">\n                 INT8\n              <\/td>\n<td style=\"text-align:left;\">\n                 Ganze Zahlen mit 8 Bit (Integer)\n              <\/td>\n<\/tr>\n<tr>\n<td style=\"text-align:left;\">\n                 INT32\n              <\/td>\n<td style=\"text-align:left;\">\n                 Ganze Zahlen mit 32 Bit\n              <\/td>\n<\/tr>\n<tr>\n<td style=\"text-align:left;\">\n                 FP32\n              <\/td>\n<td style=\"text-align:left;\">\n                 Gleitkommazahlen mit 32 Bit laut IEE-754 (SE8M32)\n              <\/td>\n<\/tr>\n<tr>\n<td style=\"text-align:left;\">\n                 FP16\n              <\/td>\n<td style=\"text-align:left;\">\n                 SE5M10\n              <\/td>\n<\/tr>\n<tr>\n<td style=\"text-align:left;\">\n                 BF16\n              <\/td>\n<td style=\"text-align:left;\">\n                 SE8M7\n              <\/td>\n<\/tr>\n<tr>\n<td style=\"text-align:left;\">\n                 E8M0\n              <\/td>\n<td style=\"text-align:left;\">\n                 8-Bit-Zahl mit vorzeichenlosem Exponent\n              <\/td>\n<\/tr>\n<tr>\n<td style=\"text-align:left;\">\n                 FP8\n              <\/td>\n<td style=\"text-align:left;\">\n                 nach OCP-Spezifikation (OFP8): E4M3 oder E5M2\n              <\/td>\n<\/tr>\n<tr>\n<td style=\"text-align:left;\">\n                 MX FP8\n              <\/td>\n<td style=\"text-align:left;\">\n                 Microscaling-Formate (MX) SE5M2 oder SE4M3\n              <\/td>\n<\/tr>\n<tr>\n<td style=\"text-align:left;\">\n                 MX FP6\n              <\/td>\n<td style=\"text-align:left;\">\n                 SE3M2 oder SE2M3\n              <\/td>\n<\/tr>\n<tr>\n<td style=\"text-align:left;\">\n                 MX FP4\n              <\/td>\n<td style=\"text-align:left;\">\n                 SE2M1\n              <\/td>\n<\/tr>\n<tr>\n<td style=\"text-align:left;\">\n                 MX INT8\n              <\/td>\n<td style=\"text-align:left;\">\n                 Bruchformat\n              <\/td>\n<\/tr>\n<p>NPU-Konkurrenz<\/p>\n<p>Seit 2023 sind x86-Prozessoren mit zus\u00e4tzlich eingebauter Neural Processing Unit (NPU) im Handel. Die verarbeiten bestimmte Datenformate besonders schnell und effizient, sind aber wenig flexibel und belegen relativ viel Chip-Fl\u00e4che.<\/p>\n<p>Microsoft macht seit 2024 eine NPU mit einer Leistung von mindestens 40 Billionen INT8-Operationen pro Sekunde (40 Tops) zur Voraussetzung f\u00fcr das Marketing-Label Copilot+. Mittlerweile <a href=\"https:\/\/www.heise.de\/news\/Microsoft-Marketing-fuer-Copilot-und-KI-NPU-bekommt-Risse-auch-GPU-moeglich-11335858.html\" rel=\"nofollow noopener\" target=\"_blank\">weicht Microsoft diese Vorgabe auf<\/a> und erm\u00f6glicht auch GPUs. Mit kommenden ACE-tauglichen Prozessoren d\u00fcrften weitere \u00c4nderungen n\u00f6tig werden.<\/p>\n<p>Nach bisherigen Informationen d\u00fcrften ACE-v1-kompatible x86-Prozessoren fr\u00fchestens 2028 erscheinen. Denn bisher haben weder AMD f\u00fcr Zen 6 noch Intel f\u00fcr Nova Lake ACE erw\u00e4hnt. AMD nennt erst f\u00fcr Zen 7 eine neue \u201eMatrix Engine\u201c, vermutlich ACE-kompatibel.<\/p>\n<p>H\u00f6ren Sie dazu auch:<\/p>\n<p>(<a class=\"redakteurskuerzel__link\" href=\"https:\/\/www.heise.de\/news\/mailto:ciw@ct.de\" title=\"Christof Windeck\" rel=\"nofollow noopener\" target=\"_blank\">ciw<\/a>)<\/p>\n<p>\n      Dieser Link ist leider nicht mehr g\u00fcltig.\n    <\/p>\n<p>Links zu verschenkten Artikeln werden ung\u00fcltig,<br \/>\n      wenn diese \u00e4lter als 7\u00a0Tage sind oder zu oft aufgerufen wurden.\n    <\/p>\n<p><strong>Sie ben\u00f6tigen ein heise+ Paket, um diesen Artikel zu lesen. Jetzt eine Woche unverbindlich testen \u2013 ohne Verpflichtung!<\/strong><\/p>\n","protected":false},"excerpt":{"rendered":"AMD und Intel spezifizieren KI-Befehlssatz \u201eACE\u201c f\u00fcr x86-Prozessorkerne Seit Herbst 2024 kooperieren AMD und Intel in der x86&hellip;\n","protected":false},"author":2,"featured_media":1106399,"comment_status":"","ping_status":"","sticky":false,"template":"","format":"standard","meta":{"footnotes":"","_share_on_mastodon":"0"},"categories":[135],"tags":[21202,29,30,19229,196,1256,262,190,189,194,191,193,192,54168,234302,234303],"class_list":["post-1106398","post","type-post","status-publish","format-standard","has-post-thumbnail","category-wissenschaft-technik","tag-amd","tag-deutschland","tag-germany","tag-intel","tag-it","tag-kuenstliche-intelligenz","tag-prozessoren","tag-science","tag-science-technology","tag-technik","tag-technology","tag-wissenschaft","tag-wissenschaft-technik","tag-x86","tag-x86-eag","tag-x86-ecosystem-advisory-group"],"share_on_mastodon":{"url":"https:\/\/pubeurope.com\/@de\/116777438036237443","error":""},"_links":{"self":[{"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/posts\/1106398","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/users\/2"}],"replies":[{"embeddable":true,"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/comments?post=1106398"}],"version-history":[{"count":0,"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/posts\/1106398\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/media\/1106399"}],"wp:attachment":[{"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/media?parent=1106398"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/categories?post=1106398"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/tags?post=1106398"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}