{"id":489942,"date":"2025-10-11T08:17:20","date_gmt":"2025-10-11T08:17:20","guid":{"rendered":"https:\/\/www.europesays.com\/de\/489942\/"},"modified":"2025-10-11T08:17:20","modified_gmt":"2025-10-11T08:17:20","slug":"powervia-ribbonfet-und-foveros-intel-18a-fuer-panther-lake-und-clearwater-forest","status":"publish","type":"post","link":"https:\/\/www.europesays.com\/de\/489942\/","title":{"rendered":"PowerVia, RibbonFET und Foveros: Intel 18A f\u00fcr Panther Lake und Clearwater Forest"},"content":{"rendered":"

F\u00fcr die kommenden Notebook-Prozessoren alias Panther Lake<\/a> und die Server-Prozessoren mit Efficiency-Kernen alias Clearwater Forest<\/a> bringt Intel seine aktuell laut eigener Aussage fortschrittlichste Chipfertigung zum Einsatz. Mit Intel 18A will der Chipriese wieder zur alter St\u00e4rke zur\u00fcckkehren, wenn es um die Chipfertigung geht. Alle Details zu Panther Lake und Clearwater Forest pr\u00e4sentieren wir in den jeweiligen Artikeln. Auf das, was in\u00a0Intels Fab 52 vorgehen und welche Komplexit\u00e4t hinter einer modernen Fertigung steckt, schauen wir uns in einem gesonderten Artikel noch an.<\/p>\n

Neben einer grunds\u00e4tzlichen Verkleinerung der Strukturen sieht Intel f\u00fcr Intel 18A den Einsatz einer r\u00fcckseitigen Spannungsversorgung namens PowerVia und der sogenannten Gate-all-Around-Transistoren namens RibbonFET vor.<\/p>\n

Intel 18A ist laut Intel der beste Chip-Fertigungsprozess, der sich aktuell in der Massenproduktion befindet. Mit den Vorgaben der aktuellen IDM-Strategie (Integrated Device Manufacturer) stellt die Fertigung bei Intel Foundry eine freie Entscheidung der Produktteams dar. F\u00fcr Panther Lake und Clearwater Forest und deren Compute Tiles war Intel 18A offenbar die beste Wahl. Inwieweit hier auch firmenpolitische Ma\u00dfgaben eine Rolle gespielt haben, l\u00e4sst sich nur schwer absch\u00e4tzen. Es d\u00fcrfte aber klar sein, dass Intel Foundry auf die Produkte-Sparte von\u00a0Intel\u00a0angewiesen ist, um die eigenen Kapazit\u00e4ten auslasten zu k\u00f6nnen.<\/p>\n

Die Umstellung auf ein BSPDN statt einer rein frontseitigen Stromversorgung verursacht zun\u00e4chst Mehrkosten. Intel will diese jedoch durch einen vereinfachten Frontside-Prozess teilweise kompensieren.<\/p>\n

PowerVia: BSPDN in Massenproduktion<\/p>\n

F\u00fcr Intel 7, Intel 4 und Intel 3 hat Intel die n\u00f6tigen Frontside-Metallebenen offengelegt<\/a>. Bei Intel 3 sind es bis zu 18 Lagen mit einem minimalen Pitch von 30 nm. In diesem Bereich gen\u00fcgt in der EUV-Lithografie eine einfache Belichtung nicht mehr, was die Herstellung der extrem dicht gepackten Ebenen sp\u00fcrbar verteuert.<\/p>\n

Mit Intel 18A und PowerVia bleibt der minimale Pitch mit 32 nm zwar \u00e4hnlich klein<\/a>, doch sinkt die Zahl der Prozessschritte. Diese Straffung der Frontside-Fertigung kompensiert die Mehrkosten von BSPDN weitgehend, auch wenn die Gesamtherstellung mit R\u00fcckseitenversorgung am Ende teurer bleibt.<\/p>\n

\"Intel <\/a> <\/p>\n

Konkrete Zahlen\u00a0lieferte Cadence zu Intel bisher grob gemachten\u00a0Angaben<\/a>: F\u00fcr PowerVia kalkuliert man f\u00fcnf Metallebenen im Backside-Prozess. Im Gegenzug lassen sich im Frontside-Prozess zwei Lagen einsparen, die zudem mit gr\u00f6\u00dferem Pitch ausgef\u00fchrt sind. Auf den ersten Blick wirken f\u00fcnf zus\u00e4tzliche Backside-Lagen gegen\u00fcber zwei entfallenden Frontside-Lagen wenig vorteilhaft.\u00a0Entscheidend sind jedoch die Details: Frontseitig entfallen nicht nur zwei Lagen, auch das Routing der verbleibenden Ebenen wird einfacher, was die Leitungsf\u00fchrung insgesamt um rund 15% reduziert. Dieser Effekt reicht bis zur Transistorebene und erm\u00f6glicht laut Cadence eine Chipfl\u00e4chenreduktion von etwa 10 %.<\/p>\n

Elektrisch bringt die r\u00fcckseitige Stromversorgung weitere Vorteile: Spannungseinbr\u00fcche (Vdroops) sinken um etwa 20 %. Das erh\u00f6ht die Performance und verringert den Bedarf an zus\u00e4tzlichen MIM-Kondensatoren.<\/p>\n

Im Chipdesign profitieren insbesondere IP-Bl\u00f6cke f\u00fcr I\/O und PHY-Schnittstellen: Mit PowerVia ist in diesem Bereich eine, um\u00a0rund 20\u00a0% geringere Leistungsaufnahme zu erwarten und die Signalqualit\u00e4t soll sich um etwa 15 % verbessern.<\/p>\n

\"Intel <\/a> <\/p>\n

Bisher ein wenig untergegangen ist, dass Intel mit der r\u00fcckseitigen Spannungsversorgung auch die Position seiner MIMs (Metal-Insulator-Metal) \u00e4ndert, denn auch diese wandern auf die R\u00fcckseite. In der kommerziellen Form bezeichnet Intel diese nun als Omni MIM mit einer Kapazit\u00e4tsdichte von 397 fF\/\u00b5m\u00b2, w\u00e4hrend aktuelle Designs je nach Multi-Plate- oder Single-Plate-Design bis zu 376 fF\/\u00b5m\u00b2 (auf Intel 4) erreichen k\u00f6nnen. TSMC kommt in seinen aktuellen Designs auf etwa 340 fF\/\u00b5m\u00b2 und liegt damit ebenfalls auf diesem Niveau.<\/p>\n

MIMs sind f\u00fcr eine stabile Spannungsversorgung innerhalb des Chips eine wichtige Komponente. Gerade im HPC-Bereich helfen sie dabei den\u00a0induktiven Leistungsabfall zu reduzieren und sorgen f\u00fcr einen stabilen Hochleistungsbetrieb der Chips.<\/p>\n

\"Intel <\/a> <\/p>\n

Die r\u00fcckseitige Spannungsversorgung\u00a0PowerVia erlaubt eine um\u00a010 % h\u00f6here Transistordichte und bietet einen um\u00a030 % geringeren IR-Drop in der Versorgungsspannung.<\/p>\n

RibbonFET: Der besser steuerbare Transistor<\/p>\n

Wenn nicht gar schon der Fall wird der Gate-All-Around-Transistor (GAA) in den kommenden Monaten und Jahren ebenso in der Halbleitertechnik eine Revolution darstellen, wie dies mit dem FinFET ab 2012 der Fall war.\u00a0Ein GAA-Transistor ist ein dreidimensionaler Feldeffekttransistor, bei dem das Gate (Steuerelektrode) den Kanal vollst\u00e4ndig auf allen vier Seiten umschlie\u00dft. Im Gegensatz zu FinFETs, wo das Gate nur drei Seiten der vertikalen Fin-Struktur kontrolliert. Die GAA-Architektur verwendet horizontal gestapelte Nanosheets oder Nanowires als Kanalstruktur, wodurch eine deutlich bessere elektrostatische Kontrolle \u00fcber den Stromfluss erreicht wird.<\/p>\n

\"Intel <\/a> <\/p>\n

Intels RibbonFET ist eine spezielle Implementierung der GAA-Technologie, die sich durch mehrere konfigurierbare Bandbreiten auszeichnet und ab der Fertigung in Intel 18A eingesetzt wird. Der Hauptunterschied liegt in der Flexibilit\u00e4t: W\u00e4hrend Standard-GAA-Transistoren feste Nanosheet-Breiten verwenden, erm\u00f6glicht RibbonFET variable Kanalbreiten f\u00fcr verschiedene Anwendungen – schmalere B\u00e4nder f\u00fcr stromsparende Applikationen und breitere f\u00fcr Hochleistungsanforderungen.<\/p>\n

Die Hauptvorteile von GAA-Transistoren umfassen eine drastische Reduzierung von Leckstr\u00f6men durch die vollst\u00e4ndige Gate-Umh\u00fcllung, bis zu 45 % geringeren Stromverbrauch bei gleicher Leistung sowie 23 % bessere Performance bei gleichem Verbrauch verglichen mit 5-nm-FinFETs. Die h\u00f6here Transistordichte erm\u00f6glicht 16 bis 35 % kleinere Chipfl\u00e4chen, w\u00e4hrend die verbesserte elektrostatische Kontrolle das Schalten bei niedrigeren Spannungen erlaubt.<\/p>\n

\"Intel <\/a> <\/p>\n

Hartn\u00e4ckig h\u00e4lt sich das Ger\u00fccht, auch Intel 18A\u00a0k\u00f6nne die hochgesteckten Ziele nicht erreichen \u2013 nicht nur nicht in Form der\u00a0Vorgaben f\u00fcr die Leistung der darin gefertigten Chips, sondern auch in der Ausbeute. Intel wiederholte aber abermals, dass Intel 18A die beste Ausbeute aller neuen Prozesse in den letzten 15 Jahren darstelle. Damit ginge man zur\u00fcck bis zur Fertigung in 32 nm mit der\u00a0zweiten Generation der High-k-+-Metal-Gate-Transistortechnologie aus dem Jahr\u00a02010. Die Herausforderungen, vor denen Intel mit der Fertigung in 10 nm stand, sind f\u00fcr Intel 18A sicherlich keine allzu hohe H\u00fcrde.<\/p>\n

Foveros-S und Foveros Direct 3D<\/p>\n

F\u00fcr Panther Lake und das Chiplet-Design nutzt Intel das eigenen Packaging-Technologien, genauer gesagt Foveros-S, welches schon seit sechs Jahren, also ab 2019 in Produktion ist. Die Lakefield-Prozessoren waren nicht nur die ersten hybriden Kern-Architekturen, sondern auch die ersten, die auf Foveros f\u00fcr das Packaging setzten.<\/p>\n

\"Intel <\/a> \"Intel <\/a> \"Intel <\/a> <\/p>\n

Mit einem Bump Pitch von 36 \u00b5m oder weniger (die Varianten Fovers-R und Foveros-B sollen auf 25 \u00b5m kommen), erlaubt der Einsatz von Foveros-S einen Silizium-Interposer mit der vierfachen Gr\u00f6\u00dfe des aktuellen Reticle-Limits und ist damit ein sogenanntes Arbeitspferd im Packaging bei Intel.<\/p>\n

Clearwater Forest wird sowohl die Embedded Multi-Die Interconnect Bridge (kurz EMIB) als auch Foveros Direct 3D als n\u00e4chsten Schritt in der vertikalen Packaging-Integration nutzen. EMIB ist ebenfalls schon seit 2019 in der Massenproduktion angekommen und damit eine bew\u00e4hrte Technik.\u00a0Kaby Lake-G mit der Anbindung einer GPU von AMD an den Prozessor von Intel war das erste Produkte, welches EMIB verwendete.<\/p>\n

Foveros Direct 3D stellt aber sicherlich das Highlight\u00a0beim Packaging von Clearwater Forest dar. 9 \u00b5m Bump Pitch, Hybrid-Bonding mit Kupfer-zu-Kupfer-Verbindungen und vor allem die extrem effiziente \u00dcbertragung von nur 50 nJ\/Bit sind sicherlich die herausstechenden Merkmale und machen einen Chip wie Clearwater Forest f\u00fcr Intel \u00fcberhaupt erst m\u00f6glich.<\/p>\n

Bisher ist haupts\u00e4chlich Intel selbst bzw. die Produktsparte der Kunde f\u00fcr Intels Packaging. Seit einigen Monaten ist Intel aber verst\u00e4rkt auf Kundenfang und wirbt stetig mit den eigenen F\u00e4higkeiten<\/a>. Neben dem Packaging selbst bestehen diese auch aus den Vorarbeiten wie dem Testen der Chips und Wafer.<\/p>\n

Hardwareluxx hat die Informationen zu diesem Artikel von Intel durch Einladung des Redakteurs zur Intel Tech Tour\u00a0US in Phoenix, im Bundesstaat Arizona, erhalten. Die Kosten f\u00fcr An- und Abreise sowie die Hotel\u00fcbernachtungen wurden von Intel \u00fcbernommen.<\/p>\n","protected":false},"excerpt":{"rendered":"F\u00fcr die kommenden Notebook-Prozessoren alias Panther Lake und die Server-Prozessoren mit Efficiency-Kernen alias Clearwater Forest bringt Intel seine…\n","protected":false},"author":2,"featured_media":489943,"comment_status":"","ping_status":"","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[135],"tags":[21702,5308,29,258,30,21699,21696,12793,11172,2917,251,15,250,6788,21700,19424,190,189,769,21701,21697,194,191,254,21698,6781,193,192],"class_list":{"0":"post-489942","1":"post","2":"type-post","3":"status-publish","4":"format-standard","5":"has-post-thumbnail","7":"category-wissenschaft-technik","8":"tag-community","9":"tag-computer","10":"tag-deutschland","11":"tag-forum","12":"tag-germany","13":"tag-gpu","14":"tag-grafikkarte","15":"tag-handy","16":"tag-hardware","17":"tag-hilfe","18":"tag-laptop","19":"tag-news","20":"tag-notebook","21":"tag-preisvergleich","22":"tag-produkttest","23":"tag-review","24":"tag-science","25":"tag-science-technology","26":"tag-smartphone","27":"tag-support","28":"tag-tablet","29":"tag-technik","30":"tag-technology","31":"tag-test","32":"tag-ultrabook","33":"tag-vergleich","34":"tag-wissenschaft","35":"tag-wissenschaft-technik"},"share_on_mastodon":{"url":"https:\/\/pubeurope.com\/@de\/115354550210532075","error":""},"_links":{"self":[{"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/posts\/489942","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/users\/2"}],"replies":[{"embeddable":true,"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/comments?post=489942"}],"version-history":[{"count":0,"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/posts\/489942\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/media\/489943"}],"wp:attachment":[{"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/media?parent=489942"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/categories?post=489942"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.europesays.com\/de\/wp-json\/wp\/v2\/tags?post=489942"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}