TSMC rozpocz\u0119\u0142o masow\u0105 produkcj\u0119 chip\u00f3w w technologii N2, czyli w litografii 2 nm. Informacja ta zosta\u0142a podana przez sam\u0105 firm\u0119 na jej oficjalnej stronie internetowej. Tym samym producent dotrzyma\u0142 obietnicy, zgodnie z kt\u00f3r\u0105 produkcja mia\u0142a ruszy\u0107 w czwartym kwartale 2025 roku.<\/p>\n
W procesie N2 TSMC po raz pierwszy zastosowa\u0142o\u00a0tranzystory GAA, czyli gate-all-around bazuj\u0105ce na nanosheet. W przeciwie\u0144stwie do znanych wcze\u015bniej FinFET-\u00f3w, bramka w tej konstrukcji ca\u0142kowicie otacza kana\u0142 tranzystora. Dzi\u0119ki temu \u0142atwiej kontrolowa\u0107 przep\u0142yw pr\u0105du, co pozwala zmniejsza\u0107 rozmiar tranzystor\u00f3w bez spadku wydajno\u015bci.<\/p>\n
Nowa technologia wprowadza te\u017c udoskonalenia w obszarze zasilania uk\u0142ad\u00f3w. TSMC zastosowa\u0142o nowe kondensatory MIM o bardzo wysokiej g\u0119sto\u015bci, kt\u00f3re oferuj\u0105 ponad dwukrotnie wi\u0119ksz\u0105 pojemno\u015b\u0107 ni\u017c wcze\u015bniejsze rozwi\u0105zania. Jednocze\u015bnie zmniejszono op\u00f3r \u015bcie\u017cek i po\u0142\u0105cze\u0144, co poprawia stabilno\u015b\u0107 zasilania oraz efektywno\u015b\u0107 energetyczn\u0105 ca\u0142ych chip\u00f3w.<\/p>\n
Wyra\u017any skok wzgl\u0119dem 3 nm<\/p>\n
W por\u00f3wnaniu do procesu N3E, N2 ma oferowa\u0107 wzrost wydajno\u015bci o 10-15 procent przy tym samym zu\u017cyciu energii lub obni\u017cy\u0107 pob\u00f3r mocy o 25-30 procent przy podobnej wydajno\u015bci. G\u0119sto\u015b\u0107 tranzystor\u00f3w ro\u015bnie \u015brednio o oko\u0142o 15 procent.<\/p>\n
Produkcja w nowej fabryce<\/p>\n
Pierwsze chipy N2 powstaj\u0105 w fabryce Fab 22 w okolicach Kaohsiung na po\u0142udniu Tajwanu. Wcze\u015bniej zak\u0142adano, \u017ce start nast\u0105pi w Fab 20 w pobli\u017cu Hsinchu, jednak ta fabryka do\u0142\u0105czy do produkcji p\u00f3\u017aniej. To nietypowy ruch dla TSMC, kt\u00f3re zwykle zaczyna nowe procesy od mniejszych uk\u0142ad\u00f3w mobilnych. Tym razem technologia od razu obejmuje zar\u00f3wno chipy do smartfon\u00f3w, jak i uk\u0142ady dla AI oraz centr\u00f3w danych.<\/p>\n
Plany na 2026 rok<\/p>\n
Podczas jesiennej konferencji wynikowej prezes TSMC, C.C. Wei, podkre\u015bla\u0142, \u017ce proces N2 osi\u0105ga dobre uzyski i firma spodziewa si\u0119 szybkiego zwi\u0119kszania produkcji w 2026 roku. Du\u017ce zainteresowanie klient\u00f3w sprawi\u0142o, \u017ce TSMC przygotowuje jednocze\u015bnie kilka fabryk do pracy z t\u0105 technologi\u0105.<\/p>\n
<\/p>\n
TSMC rozpocz\u0119\u0142o masow\u0105 produkcj\u0119 chip\u00f3w w technologii N2, czyli w litografii 2 nm.<\/p>\n
\n<\/p><\/blockquote>\n
W drugiej po\u0142owie 2026 roku maj\u0105 pojawi\u0107 si\u0119 kolejne warianty. N2P b\u0119dzie rozwini\u0119ciem N2, oferuj\u0105cym jeszcze lepsz\u0105 wydajno\u015b\u0107 i efektywno\u015b\u0107 energetyczn\u0105. Z kolei A16 wprowadzi zasilanie od tylnej strony uk\u0142adu, co ma znaczenie szczeg\u00f3lnie dla du\u017cych procesor\u00f3w AI i HPC o skomplikowanej strukturze.<\/p>\n
Wstrz\u0105sy nawiedzi\u0142y fabryk\u0119 TSMC<\/p>\n