{"id":209710,"date":"2026-01-17T03:09:08","date_gmt":"2026-01-17T03:09:08","guid":{"rendered":"https:\/\/www.europesays.com\/pl\/209710\/"},"modified":"2026-01-17T03:09:08","modified_gmt":"2026-01-17T03:09:08","slug":"w-amd-szykuja-kolejny-przelom-w-procesorach-zlozyli-nawet-patent","status":"publish","type":"post","link":"https:\/\/www.europesays.com\/pl\/209710\/","title":{"rendered":"W AMD szykuj\u0105 kolejny prze\u0142om w procesorach. Z\u0142o\u017cyli nawet patent"},"content":{"rendered":"

Pierwsze informacje o nowej pami\u0119ci cache, nad kt\u00f3r\u0105\u00a0pracowa\u0142o AMD, pojawi\u0142y si\u0119 na pocz\u0105tku 2021 roku. Kilka miesi\u0119cy p\u00f3\u017aniej, podczas targ\u00f3w Computex, firma oficjalnie zaprezentowa\u0142a technologi\u0119 3D V-Cache. Z najnowszych informacji wynika, \u017ce AMD\u00a0chce p\u00f3j\u015b\u0107 o krok dalej.<\/p>\n

Firma z\u0142o\u017cy\u0142a<\/a> wniosek patentowy, kt\u00f3ry jest zwi\u0105zany z pami\u0119ci\u0105 drugiego poziomu, czyli L2. W architekturze Zen pami\u0119\u0107 L3 pe\u0142ni rol\u0119 pami\u0119ci ostatniego poziomu, natomiast L2 znajduje si\u0119 bli\u017cej rdzeni procesora i ma du\u017ce znaczenie dla pr\u0119dko\u015bci przetwarzania danych.<\/p>\n

Nowe rozwi\u0105zanie zosta\u0142o opisane w patencie jako \u201eBalanced Latency Stacked Cache\u201d. Jego celem jest skr\u00f3cenie czasu dost\u0119pu do pami\u0119ci oraz poprawa efektywno\u015bci energetycznej przysz\u0142ych procesor\u00f3w Ryzen X3D.<\/p>\n

Kr\u00f3tszy czas dost\u0119pu do danych<\/p>\n

Wed\u0142ug opisu, zastosowanie pionowo uk\u0142adanej pami\u0119ci L2 mo\u017ce zmniejszy\u0107 liczb\u0119 cykli potrzebnych do odczytu danych z typowej pami\u0119ci L2 o pojemno\u015bci 1 MB. W obecnych rozwi\u0105zaniach jest to oko\u0142o 14 cykli, natomiast nowa konstrukcja ma pozwoli\u0107 na zej\u015bcie do 12 cykli.<\/p>\n

<\/p>\n

Firma z\u0142o\u017cy\u0142a wniosek patentowy, kt\u00f3ry jest zwi\u0105zany z pami\u0119ci\u0105 drugiego poziomu, czyli L2. W architekturze Zen pami\u0119\u0107 L3 pe\u0142ni rol\u0119 pami\u0119ci ostatniego poziomu, natomiast L2 znajduje si\u0119 bli\u017cej rdzeni procesora i ma du\u017ce znaczenie dla pr\u0119dko\u015bci przetwarzania danych.<\/p>\n

\n<\/p><\/blockquote>\n

\"AMD<\/p>\n

Cho\u0107 r\u00f3\u017cnica mo\u017ce wydawa\u0107 si\u0119 niewielka, w projektowaniu procesor\u00f3w nawet takie zmiany maj\u0105 znaczenie. Dla por\u00f3wnania, standardowy dost\u0119p do pami\u0119ci L2 w r\u00f3\u017cnych architekturach mo\u017ce zajmowa\u0107 od kilkunastu do kilkudziesi\u0119ciu cykli.<\/p>\n

Jak ma dzia\u0142a\u0107 nowa konstrukcja<\/p>\n

AMD planuje \u0142\u0105czy\u0107 warstwy krzemu za pomoc\u0105 pionowych po\u0142\u0105cze\u0144, takich jak TSV lub BPV. Po\u0142\u0105czenia te maj\u0105 by\u0107 prowadzone przez \u015brodek uk\u0142adanych warstw, co skraca drog\u0119 przesy\u0142u danych i zmniejsza op\u00f3\u017anienia. Taki centralny uk\u0142ad po\u0142\u0105cze\u0144 ma tak\u017ce zapewni\u0107 symetryczn\u0105 konstrukcj\u0119, dzi\u0119ki czemu czas dost\u0119pu do danych b\u0119dzie podobny we wszystkich warstwach pami\u0119ci.<\/p>\n

Patent to nie gotowe rozwi\u0105zanie<\/p>\n

Wniosek patentowy AMD jest nadal w trakcie rozpatrywania. Nie oznacza to jeszcze, \u017ce opisane rozwi\u0105zanie trafi do procesor\u00f3w. W bran\u017cy p\u00f3\u0142przewodnik\u00f3w cz\u0119sto zdarza si\u0119, \u017ce pomys\u0142y opisane w patentach nie s\u0105 p\u00f3\u017aniej wdra\u017cane.<\/p>\n

Warto wspomnie\u0107, i\u017c producent\u00a0korzysta ju\u017c z drugiej generacji tej technologii. Na targach CES 2026 zaprezentowano m.in. procesor Ryzen 7 9850X3D, kt\u00f3ry producent okre\u015bla jako najszybszy procesor do gier na \u015bwiecie.<\/p>\n

Spodoba\u0142o Ci si\u0119? Podziel si\u0119 ze znajomymi!<\/p>\n","protected":false},"excerpt":{"rendered":"Pierwsze informacje o nowej pami\u0119ci cache, nad kt\u00f3r\u0105\u00a0pracowa\u0142o AMD, pojawi\u0142y si\u0119 na pocz\u0105tku 2021 roku. Kilka miesi\u0119cy p\u00f3\u017aniej,…\n","protected":false},"author":2,"featured_media":209711,"comment_status":"","ping_status":"","sticky":false,"template":"","format":"standard","meta":{"footnotes":"","_share_on_mastodon":"0"},"categories":[20],"tags":[22716,120,118,119,42,38,40,39,41,7709,116,114,115,121,117],"class_list":["post-209710","post","type-post","status-publish","format-standard","has-post-thumbnail","category-nauka-i-technika","tag-amd-ryzen","tag-nauka","tag-nauka-i-technika","tag-naukatechnika","tag-pl","tag-poland","tag-polish","tag-polska","tag-polski","tag-procesory","tag-science","tag-science-and-technology","tag-sciencetechnology","tag-technika","tag-technology"],"share_on_mastodon":{"url":"https:\/\/pubeurope.com\/@pl\/115908245118681807","error":""},"_links":{"self":[{"href":"https:\/\/www.europesays.com\/pl\/wp-json\/wp\/v2\/posts\/209710","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.europesays.com\/pl\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.europesays.com\/pl\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.europesays.com\/pl\/wp-json\/wp\/v2\/users\/2"}],"replies":[{"embeddable":true,"href":"https:\/\/www.europesays.com\/pl\/wp-json\/wp\/v2\/comments?post=209710"}],"version-history":[{"count":0,"href":"https:\/\/www.europesays.com\/pl\/wp-json\/wp\/v2\/posts\/209710\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.europesays.com\/pl\/wp-json\/wp\/v2\/media\/209711"}],"wp:attachment":[{"href":"https:\/\/www.europesays.com\/pl\/wp-json\/wp\/v2\/media?parent=209710"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.europesays.com\/pl\/wp-json\/wp\/v2\/categories?post=209710"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.europesays.com\/pl\/wp-json\/wp\/v2\/tags?post=209710"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}